キャッシュメモリ（L1/L2/L3）は、ITパスポート・基本情報技術者・応用情報技術者で繰り返し出題される定番テーマです。ヒット率の計算問題から書込み方式の知識問題まで幅広く問われるため、仕組みの理解が得点に直結します。
対象試験と出題頻度
キャッシュメモリは、ITパスポート・基本情報技術者・応用情報技術者のすべてで出題されるテーマです。
実効アクセス時間の計算問題や、書込み方式（ライトスルー・ライトバック）の選択問題として繰り返し登場しています。
詳細をクリックして確認
ITパスポート
基本情報技術者
応用情報技術者
★★★★☆
ランクA（重要）必ず覚えておくべき
用語の定義
情報処理試験を勉強していると、「キャッシュメモリって結局何のためにあるの？L1・L2・L3って何が違うの？」と混乱しがちです。
キャッシュメモリ（Cache Memory）とは、一言で言うと
「CPUと主記憶（メインメモリ）の速度差を埋めるために、CPU近くに置かれた高速・小容量の記憶装置」
のことです。
イメージとしては、「作業デスクの上の付箋」です。
仕事中に何度も参照する電話番号や数値を、わざわざ棚のファイルまで取りに行くのは面倒です。
よく使うデータだけ付箋に書いてモニター横に貼っておけば、一瞬で確認できます。
キャッシュメモリはこの「付箋」と同じ役割を果たし、CPUが頻繁に使うデータを手元に保持して、主記憶まで取りに行く回数を減らします。
📊 キャッシュメモリの基本情報
| 項目 | 内容 |
|---|---|
| 英語名 | Cache Memory |
| 使用される素子 | SRAM（Static RAM） |
| 主記憶との比較 | 速度は数倍〜数十倍高速、容量は数百分の一〜数千分の一程度 |
| 階層 | L1（1次）/ L2（2次）/ L3（3次）の3階層が一般的 |
解説
CPUの処理速度は年々高速化していますが、主記憶（DRAM）の速度向上はそれに追いついていません。この速度差を放置すると、CPUはデータ待ちの時間ばかりが増え、本来の性能を発揮できなくなります。
この問題を解決するために、CPUと主記憶の間にSRAMで構成された高速メモリを配置する設計が生まれました。
L1・L2・L3の階層構造
高速メモリは大容量にするほどコストが跳ね上がるため、用途別に階層化して速度と容量のバランスをとっています。
| 階層 | 速度 | 容量の目安 | 配置場所 |
|---|---|---|---|
| L1 | 最速（数サイクル） | 数十KB | 各コアの内部に命令用・データ用で分離配置 |
| L2 | 高速（十数サイクル） | 数百KB〜数MB | 各コア専用（一部CPUではコア間共有） |
| L3 | 中速（数十サイクル） | 数MB〜数十MB | 全コアで共有 |
CPUがデータを必要としたとき、まずL1を探し、なければL2、それでもなければL3、最後に主記憶へアクセスします。内側の階層ほど高速だが容量が小さく、外側ほど遅いが容量が大きいという構造です。
図解：メモリ階層とアクセスの流れ
メモリ階層のピラミッド構造
最速・最小
数十KB ／ 数サイクル
数百KB〜数MB ／ 十数サイクル
数MB〜数十MB ／ 数十サイクル
数GB〜数十GB ／ 数百サイクル
数百GB〜数TB ／ 桁違いに遅い
ヒット率と実効アクセス時間
CPUがキャッシュにアクセスして目的のデータが見つかる確率をヒット率と呼びます。
見つからない確率は（1 − ヒット率）で、これをミス率と呼びます。
ヒット率を使って、メモリアクセスにかかる平均時間（実効アクセス時間）を求める計算式は以下のとおりです。
📐 実効アクセス時間の計算式
＝ キャッシュのアクセス時間 × ヒット率
＋ 主記憶のアクセス時間 ×（1 − ヒット率）
たとえば、キャッシュのアクセス時間が10ナノ秒、主記憶のアクセス時間が80ナノ秒、ヒット率が0.9の場合は次のようになります。
10 × 0.9 + 80 ×（1 − 0.9）= 9 + 8= 17ナノ秒
ヒット率が高いほど実効アクセス時間は短くなり、CPUの性能を引き出せます。ここだけは確実に押さえてください。計算そのものは掛け算と足し算だけなので、公式を覚えていれば確実に得点できます。
書込み方式：ライトスルーとライトバック
CPUがデータを書き換えるとき、キャッシュと主記憶の内容をどうやって同期させるかに2つの方式があります。
| 方式 | 動作 | メリット | デメリット |
|---|---|---|---|
| ライトスルー | キャッシュと主記憶に同時に書き込む | 常に両者の内容が一致（一貫性が高い） | 毎回主記憶にも書くため書込みが遅い |
| ライトバック | キャッシュだけに書き込み、データが追い出されるときに主記憶へ反映 | 書込みが高速（主記憶へのアクセス回数を削減） | 一時的にキャッシュと主記憶の内容が不一致になる |
ライトスルー vs ライトバック 動作フロー
ライトスルー
△ デメリット：毎回主記憶にも書くため遅い
ライトバック
△ デメリット：一時的にキャッシュと主記憶の内容がズレる
では、これらの知識が試験でどのように出題されるか見ていきましょう。
💡 キャッシュメモリの核心を3行で
・CPUと主記憶の速度差を埋める高速メモリで、SRAMで構成される
・L1→L2→L3の順に容量が増え、速度は低下する階層構造をとる
・実効アクセス時間 ＝ キャッシュのアクセス時間 × ヒット率 ＋ 主記憶のアクセス時間 ×（1 − ヒット率）
試験ではこう出る！
キャッシュメモリは、IP・FE・APすべての午前（科目A）で繰り返し出題されている頻出分野です。
出題パターンは大きく3つに分類できます。
📊 過去問での出題実績
| 試験回 | 出題内容 | 問われたポイント |
|---|---|---|
| FE 科目A サンプル 問12 |
キャッシュの有無・ヒット率の異なる4構成を実効アクセス時間の短い順に並べる問題。 | ・計算式を正確に適用できるか ・キャッシュなし＝主記憶のアクセス時間がそのまま実効値になる点 |
| AP R4春 午前 問9 |
ヒット率95%のとき、実効メモリアクセス時間が主記憶の何倍になるかを求める問題。 | ・計算式を変形して「主記憶の何倍か」を出す応用力 |
| AP R4秋 午前 問9 |
ライトスルー方式の説明として適切なものを選ぶ問題。 | ・「キャッシュと主記憶に同時に書き込む」が正解 ・ライトバック方式の説明がひっかけ |
| IP H30秋 問65 |
1次と2次のキャッシュに関する記述として適切なものを選ぶ問題。 | ・「1次は2次より高速で容量が小さい」が正解 ・容量と速度の関係を逆にしたひっかけ |
📝 IPA試験での出題パターン
パターン1：実効アクセス時間の計算
ヒット率とアクセス時間が与えられ、計算式に当てはめて答える形式。FE・APで最も多い出題パターン。公式を覚えていれば確実に正解できる。
パターン2：書込み方式の選択
ライトスルーかライトバックの説明を4択から選ぶ形式。AP H24秋 午前問11やAP R4秋 午前問9で出題。「同時に書き込む → ライトスルー」「キャッシュだけに書き込む → ライトバック」の対応さえ覚えていれば得点できる。
パターン3：L1/L2の特徴選択
IPのH30秋 問65のように、1次と2次の速度・容量の大小関係を問う形式。「番号が小さいほど高速・小容量」が判断基準。
試験ではここまででOKです。マッピング方式（ダイレクトマップ、セットアソシエイティブ等）はAPの午後で稀に触れられる程度なので、深追いは不要です。
【確認テスト】理解度チェック
ここまでの内容を理解できたか、簡単なクイズで確認してみましょう。
Q. キャッシュメモリに関する記述として、最も適切なものはどれでしょうか？
- A. CPUと主記憶の速度差を埋めるためにSRAMで構成された高速な記憶装置であり、1次（L1）は2次（L2）より高速だが容量は小さい。
- B. CPUの命令実行結果を永続的に保存するための大容量記憶装置であり、DRAMで構成される。
- C. 主記憶の内容を定期的にバックアップするための補助記憶装置であり、HDDやSSDが該当する。
正解と解説を見る
正解：A
解説：
キャッシュメモリはSRAMで構成される高速な記憶装置であり、L1はCPUコアに最も近いため最速・最小容量、L2・L3と外側に行くほど容量が増え速度は低下します。
選択肢Bは主記憶（DRAM）に近い説明ですが、「永続的に保存」「大容量」という点が誤りです。キャッシュは揮発性かつ小容量であり、DRAMではなくSRAMで構成されます。選択肢Cは補助記憶装置（HDD・SSD）の説明であり、キャッシュメモリとは役割がまったく異なります。
よくある質問（FAQ）
Q. キャッシュメモリの容量は自分で増設できますか？
できません。キャッシュメモリはCPUチップの内部に製造時から組み込まれており、主記憶のようにユーザーが後から差し替えたり増設したりする構造にはなっていません。キャッシュ容量を増やしたい場合はCPUそのものを上位モデルに交換する必要があります。
Q. SRAMとDRAMの違いは何ですか？
SRAMはフリップフロップ回路で構成されリフレッシュ（定期的な再書込み）が不要なため高速ですが、回路が複雑で容量あたりのコストが高くなります。DRAMはコンデンサに電荷を蓄えてデータを保持する方式で、リフレッシュが必要なぶん速度はSRAMに劣りますが、回路が単純で大容量化・低コスト化に適しています。キャッシュにはSRAM、主記憶にはDRAMが採用されるのはこの特性の違いによるものです。
Q. 「キャッシュ」という言葉はWebブラウザでも聞きますが、同じ概念ですか？
基本的な考え方は同じです。「よく使うデータを近くに保持して次のアクセスを速くする」という原理はハードウェアのキャッシュメモリでもブラウザキャッシュでも共通しています。ブラウザキャッシュは一度表示したWebページの画像やCSSをローカルストレージに保存し、再訪問時にサーバーへ取りに行かずに済むようにする仕組みです。IPA試験ではハードウェアのキャッシュメモリとDNSキャッシュなど異なるレイヤーのキャッシュが別々に出題されるため、文脈で区別してください。
Q. マッピング方式（ダイレクトマップ、フルアソシエイティブ、セットアソシエイティブ）は覚える必要がありますか？
ITパスポートや基本情報では出題頻度が低く、試験範囲では深掘りされません。応用情報の午前で稀に出題されることがありますが、AP H21春 午前問13のように「セットアソシエイティブ方式の特徴」を選ばせる程度です。余裕がある場合に限り、ダイレクトマップ＝高速だが衝突しやすい、フルアソシエイティブ＝自由度が高いが回路が複雑、セットアソシエイティブ＝両者の折衷、という3点だけ押さえておけば対応できます。
